KOREAN PATENT ABSTRACTS

(11)Publication number:

100190112 B1

(43) Date of publication of application: 19.01.1999

(21)Application number:

1019960055055

(71)Applicant:

SAMSUNG ELECTRONICS CO.,

LTD.

(22)Date of filing:

18.11.1996

(72)Inventor:

LEE, BYEONG TAEK

(51)Int. CI


H01L 27/10

(54) FERROELECTRIC CAPACITOR AND FABRICATION METHOD THEREFOR

(57) Abstract:

PURPOSE: A ferroelectric capacitor and a fabrication method therefor are provided to prevent oxidation of a barrier layer under a storage electrode.

CONSTITUTION: A semiconductor substrate(51) is provided with a transistor. An interlayer dielectric layer(53) is formed on the substrate (51), and a contact hole(54) is formed therein to expose a source region of the transistor. The contact hole(54) is then filled with an electrically conductive material and thus a plug(55) is formed therefrom. A composite of a barrier layer(57) and a storage electrode (59) is formed on the plug(55). A nitride layer(61) is formed between



the adjacent composites and extended to a sidewall of the storage electrode(59). An oxide layer(63) is formed in a recessed portion of the nitride layer(61) between the adjacent storage electrodes(59). A dielectric layer(65) having high dielectric constant is formed on the resultant structure to cover the storage electrode(59). A plate electrode(67) is then formed on the dielectric layer(65). Since the nitride layer(61) and the oxide layer(63) prevent oxidation of the barrier layer(57), the barrier layer(57) can keep its primary property in the subsequent heat treatment process.

COPYRIGHT 2001 KIPO

Legal Status

Date of final disposal of an application (19981212)

Patent registration number (1001901120000)

Date of registration (19990119)

인용발명2(한국등록특허번호 제0190112호(1999.06.01)) 1부.

[첨무그림 1]

10-0190112

(19) 대한민국특허청(KR) (12) 등록특히공보(B1)

(51) Int. Cl. ⁶ HDIL <i>2</i> 7/10		(45) 공고일자 (11) 등록번호 (24) 등록일자	1999년06월이일 10-0190112 1999년이월19일
(21) 출원번호 (22) 출원일자	10-1996-0055055 1996년11월18일	(65) 공개번호 (43) 공개일자	특 1998-0036487 1998년 08월 05일
(73) 특허권자	삼성전자주식회사 윤경 경기도 수원시 팔달구 매		
(72) 발명자	이병택		
(74) 대리인	경기도 수원시 권선구 권선동 유원이파트 603-602호 권석흡, 노민식, 이명필		
<i>일본 : 1</i> 54%			
(54) 강흥전체 커피시터 및 이의 제조방법			

본 발명은 강유전 커페시터 및 이의 제조 방법에 대해 기재되어 있다.

문 발명에 의한 강유전 커페시터는 트랜지스터가 형성된 반도체 기판; 상기 반도체 기판 상에 형성된 흥 간 절면층; 상기 총간 절연층중 상기 트랜지스터의 소오스 영역이 노출되도록 패터닝되어 형성된 콘택홍; 상기 콘택 홈 내부가 도전 물질로 메워짐으로써 형성된 플러그(plug); 상기 플러그 상에 형성된 장벽홍 과 스토리지 전극; 상기 스토리지 전극/장벽층 축벽과 상기 스토리지 전극/장벽층를 사이에 형성된 결활 막; 상기 스토리지 전극를 시미에서 리세스된 형태로 형성된 산화막; 교유전 물질을 사용하여 상기 스토 리지 전극을 감싸는 형태로 형성된 유전막; 및 상기 유전막 상에 형성된 플레이트 전극을 구비한다.

보 발명에 의한 강유전 커패시터의 제조 방법은, 트랜지스터가 형성된 반도체 기판상에 총간 절연총을 형성하는 제 1 단계; 상기 트랜지스터의 소오스 영역이 노출되도록 상기 흥간 절연홍을 패터닝하는 제 2 단계; 상기 콘택 홀 내부를 도전 물질로 메움으로써 플러그(plus)를 형성하는 제 3 단계; 상기 플러그가 형성된 반도체 기판 상에 금속물을 차례로 중착한 후 상기 플러그와 연결되는 형태로 패터닝함으로써 스토리지 전국/장벽총을 형성하는 제 4 단계; 상기 반도체 기판 상에 형성된 결과물의 구조를(다라 질화막을 형성하는 제 5 단계; 상기 질화막이 형성된 반도체 기판 전면에 산화막을 형성하는 제 6 단계; 상기 절화막이 형성된 반도체 기판 전면에 산화막을 형성하는 제 6 단계; 상기 절화막이 형성된 반도체 기판 전면에 산화막을 형성하는 제 6 단계; 상기 절화막을 형성하는 제 7 단계; 상기 스토리지 전국이 형성된 반도체 기판 상에 강유전 물질과 도전 물질을 차례로 중착하면 휴계인도 중국/오직막은 현성하는 제 8 단계로 이탈대전다 하여 플레이트 전국/유전막을 형성하는 제 8 단계로 이루어진다.

즉, 장벽층 측벽에 형성된 스페이서 형태의 질화막과 스토리지 전극 사이에 형성된 산화막/질화막이 상기 장벽층의 산화를 이중으로 방지함으로써, 상기 장벽층은 호속 되는 열처리 공정시 스토리지 전극과 플러 그의 구성 물질이 반응하는 것을 막기위한 본래의 막질 특성을 그대로 유지할 수 있다는 잇점이 있다.

445

541

SAM

도면의 강단관 설명

- 도 1은 총래 기술에 약한 강유전 커패시터의 일 실시예를 나타낸다.
- 도 2는 증래 기술에 익한 강유전 커패시터의 다른 실시예를 나타낸다.
- 도 3은 본 발명에 의한 강유전 커패시터를 나타낸다.
- 도 4a 내지 도 4f는 본 발명에 의한 강유전 커페시터의 제조 방법을 설명하기 위해 도시한 단면도들이다.

발명의 상세력 설명

보기의 목적

발명이 속하는 기술분야 및 그 분야의 증례기술

본 발명은 반도체 소자 및 이의 제조 방법에 관한 것으로, 특히 스토리지 전극 하부에 형성된 장벽층의 산화를 방지하기 위한 강유전 커패시터 및 이의 제조 방법에 관한 것이다.

반도체 제조기술의 말달과 응용분야의 확장에 따라 대용량의 메모리 소자의 개발이 진척되고 있다

증래의 산화막, 정화막과 같은 저 유전 물질로 형성된 유전막으로는 소자 동작에 필요한 용량을 확보하기 가 어려우므로 커페시터 박막의 두께를 줄이는 박막화 방법과 실린더(cylinder), 핀(fin), 반구형 그레인 (Hemi Sphere Grain)과 같이 스토리지 전극을 3차원 구조로 형성하는 방법에 대해 연구되고 있다.

그러나 증래의 저 유전 물질로는 I기가 다램(DRAM) 이상의 메모리 소자에서는 스토리지 전극을 3차원 구조로 형성한다 하더라도 소자 동작에 필요한 용량을 확보하기가 어렵다.

따라서 이러한 문제를 해결하기 위해 (BaSr)TiO3, Pb(Zr,Ti)O3, SrB12Ta2O9, SrB12Ta1bO9, Bi4Ti3O12 등 의 강유전 물질을 사용하여 유전막을 형성하는 방법을 연구하고 있는데, 이러한 유전막의 전극 물질로는 증래의 다결정 실리콘과는 다른 새로운 물질이 요구된다.

이러한 전국 물질로 대표적인 것이 백금(Pt)으로, 이는 실리콘과의 반응성이 크므로 백금 전국과 그 하부 의 실리콘막 사이에 백금과 실리콘의 반응을 방지할 수 있는 장벽층이 요구된다.

상기 장벽총으로는 현재 TiNOI 많이 사용되는데, 이는 (BaSr)TiO3 증착 공정 또는 후속 열처리 공정에서 산소와 결합하며 유전 물질인 TiO2를 형성하여 스토리지 전국에 전기적인 단락 현상을 OF기하는 문제점이 있다.

도 1은 종래 기술에 의한 강유전 커패시터의 일 실시예를 나타낸다.

도면 참조 번호 1은 반도체 기판물, 3은 총간 접면총을, 4는 콘택 홈을, 5는 플러그를, 7은 장벽총 (barrier layer)을, 9는 스토리지 전극을, 11은 유전막을, 13은 플레이트 전극을 각각 나타낸다.

그 공정 순서를 살펴보면, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(1)상에 절인 물질을 증착한 후 상기 트랜지스터의 소오스 영역이 노출되도록 패터닝하여 콘택 홀(4) 및 총간 절연총(3)을 형성하는 공정과 상기 콘택 홀(4) 내부를 물순물이 도핑된 다결정 실리콘으로 메움으로써 플러그(plus, 5)를 형성하는 공정을 진행한다.

상기 플러그(5)는 상기 콘택 홍(4)미 형성된 반도체 기판(1) 전면에 불순물이 도핑된 다결정 실리콘을 증 착한 효 상기 흥간 절연흥(3)미 드러날 때까지 에치백(Etch back) 또는 화학기계적 연마(CMP)하며 형성하 는데, 그 구성 물질로는 불순물이 도핑된 다결정 실리콘 외에 텅스텐(♥). 때 또는 吃i를 사용할 수 있다.

이어서 상기 플러그(5)가 형성된 반도체 기판(1) 상에 TiN마 백금(Pt)을 차례로 증착하며 제 1 물질층(후 속 공정에서 장벽층(7)로 패터닝탈)과 제 2 물질층(후속 공정에서 스토리지 전극(8)으로 패터닝탈)을 형 성하는 공정, 사진 식각 방법을 이용하며 상기 제 1/2 물질층이 상기 플러그(5)와 연결되도록 패터닝하여 장벽층(7)과 스토리지 전극(9)을 형성하는 공정, 상기 스토리지 전극(9)이 형성된 반도체 기판(1) 상에 고유전 물질과 백금을 차례로 중착하여 유전막(11)과 플레이트 전극(13)을 형성하는 공정을 차례로 진행 한다.

상기 유전막(I1)은 (BaSr)TiO3(O)하 BST라 청합)를 사용하여 산소 분위기에서 스퍼터링(sputtering) 또는 화학기상증착(CVD) 방법으로 형성한다.

상기 장벽층(?)은 상기 유전막(!!) 형성과 같은 열처리 공정시 상기 플러그(5)와 상기 스토리지 전국(9) 의 구성 물질이 반응하는 것을 방지하는 위해 형성하였다.

그러나 상기 유전막(II) 형성시 상기 장벽총(?)의 촉면이 노출된 상태이므로, 상기 장벽총(?)의 촉면으로 산소가 확산되어 상기 장벽총(?)의 구성 물질인 TiN이 TiQ2로 산화되는데, 미로 인해 상기 스토리지 전국 (9)이 전기적으로 단략되는 현상을 마기한다.

도 2는 종래 기술에 익한 강유전 커패시터의 다른 실시예를 나타낸다.

도면 참조 번호 21은 반도체 기판을, 23은 총간 점면총을, 24는 본택 홍을, 25는 플러그를, 27은 장벽총 (barrier layer)을, 29는 스토리지 전극을, 31은 유전막을, 33은 플레이트 전극을 각각 나타낸다.

그 공정 순서를 살펴보면, 반도체 기판(21) 상에 스토리지 전극(29)을 형성하기까지는 상기 도 1의 공정 과 동일하게 진행한 후 상기 스토리지 전극(29)의 촉벽에 스페미서(31)을 형성하는 공정, 유전막(33)과 중레미트 전극(35)을 형성하는 공정을 차례로 진행한다.

상기 스페이서(31)는 장벽총(27)의 측면으로 산소가 확산되는 것을 방지하기 위한 것으로 SiO2, SIN 등의 유전물질이나 이리듬(Ir), 루테늄(Ru) 또는 백금(Pt) 등의 금속 물질을 사용하며 형성한다.

그러나 상기 스페이서(31)는 상기 스토리지 전극(29)의 촉면 경사로 인해 상기 스토리지 전극(29)의 촉벽 에 형성되기 어렵고, 만일 형성된 경우라도 그 두께가 얇아서 상기 장벽흠(27)의 산화 방지막으로서의 역 말을 기대하기가 어렵다.

望图이 이루고자 하는 기술적 **泽제**

본 발명이 이루고자 하는 기술적 과제는, 스토리지 전국 하부에 형성된 장벽총의 산화를 방지하기 위한 강유전 커패시터를 제공하는데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기 강유전 커페시터의 제조 방법을 제공하는데 있다.

발명의 구성 및 작용

상기 과제를 이루기 위하여 본 발명은, 트랜지스터가 형성된 반도체 기판; 상기 반도체 기판 상에 형성된 총간 절연층; 상기 총간 절연총중 상기 트랜지스터의 소오스 영역이 노출되도록 패터닝되어 형성된 콘택 용. 상기 콘택 용 내부가 도전 물질로 메워짐으로써 형성된 플러그(plug); 상기 플러그 상에 형성된 장 벽층과 스토리지 전극; 상기 스토리지 전극/장벽층 측벽과 상기 스토리지 전극/장벽층틈 사이에 형성된 잘화막; 상기 스토리지 전극들 사이에서 리세스된 형태로 형성된 산화막; 교유전 물질을 사용하여 상기 스토리지 전극을 감싸는 형태로 형성된 유전막; 및 상기 유전막 상에 형성된 플레이트 전극을 구비하는 것을 특징으로하는 강유전 커패사터(Ferrælectric Capacitor)를 제공한다.

상기 플러그의 구성 물질은 불순물이 도핑된 다결정 실리콘, 털스텐(♥), ₩N, ♥Si중 어느 하나이고, 상기 유전막의 구성 물질은 (BaSr)TiO3,의 BST계열, STO계열, Pb(Zr,Ti)O3의 PZT계열, SrBiZTa209, SrBiZTaNbO9, Bi4Ti3O12 등의 BTO, BT계열 중에서 머느 하나미고, 삼기 산화막은 SiO2, USQ(Undoped Silicate Glass), SOB(Spin On Glass), 유통성산화막(Flowable Oxide) 중에서 머느 하나인 것이 비림직하 다.

- 상기 장벽총의 구성 물질은 TiN, CoSi, Co, TiSiN, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, RuO2, IrO2 중 어느 하나, 또는 미들의 조합인 것이 바람직하다.
- 상기 스토리지 전국과 플레이트 전국의 구성 물질은 백금(Pt), Ru, RuO2, Ir, IrO2중 어느 하나, 또는 이들의 조합인 것이 바람직하다.
- 상기 다른 과제를 이루기 위하여 본 발명은, 트랜지스터가 형성된 반도체 기판상에 충간 절연층을 형성하는 제 1 단계; 상기 트랜지스터의 소오스 영역이 노출되도록 상기 충간 절연층을 패터닝하는 제 2 단계; 상기 콘택 홈 내부를 도전 물질로 메움으로써 플러그(plug)를 형성하는 제 3 단계; 상기 플러그가 형성된 반도체 기판 상에 급속들을 처해로 중축한 후 상기 플러그와 언론되는 형태로 패터닝함으로써 스토리자 전극/장벽층을 형성하는 제 4 단계; 상기 반도체 기판 상에 형성된 결과물의 구조를따라 결화약을 형성하는 제 5 단계; 상기 반도체 기판 전면에 산화약을 형성하는 제 6 단계: 상기 스토리지 전극의 촉벽에는 질화약 스페이서를, 상기 스토리지 전극의 촉벽에는 질화약 스페이서를, 상기 스토리지 전국 사이메는 리세스(recess)된 산화약을 형성하는 제 7 단계; 상기 스토리지 전극이 형성된 반도체 기판 상에 강위전 품질과 도전 물질을 차례로 증축하여 플레이트 전극/유전약을 형성하는 제 8 단계를 포함하는 것을 특징으로하는 강유전 커피시터 (Ferroelectric Capacitor)의 제조 방법을 제공한다.
- 상기 제 7 단계는 상기 산화막을 식각하여 상기 스토리지 전국 사이에 리세스된 산화막을 형성하는 단계; 및 상기 잘화막을 식각하여 상기 스토리지 전국 흑벽에 잘화막 스페이서를 형성하는 단계로 이루어지거나, 또는 상기 잘화막이 드러날 때까지 상기 산화막을 화착기계적연마(CMP)하는 단계; 및 상기 산화막과 질화막을 식각하여 상기 스토리지 전국의 흑벽에는 질화막 스페이서를, 상기 스토리지 전국 사 이에는 리세스(recess)된 산화막을 형성하는 단계로 이루어지는 것이 바람직하다.
- 상기 플러그는 불순물이 도핑된 다결정 실리콘, 텅스턴(♥), ♥N, ♥Si증 어느 하나를 사용하며 형성하고, 상기 유전막은 (BaSr)TiOS,의 BST계열, STO계열, Pb(Zr,Ti)OS의 PZT계열, SrBi2Ta2O9, SrBi2TaNDO9, Bi4Ti3O12 등의 BTO, BT계열 중에서 어느 하나를 사용하며 형성하고, 상기 산화막은 SiO2, USG(Undoped Silicate Glass), SOG(Spin On Glass), 유동성산화막(Flowable Oxide) 중에서 어느 하나를 사용하여 형성 하는 것이 바람직하다.
- 상기 장벽층은 TiN, CoSi, Co, TiSiN, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, RuO2, IrO2 중 어느 하나. 또는 이물을 조합하며 형성하는 것이 바람작하다.
- 상기, 스토리지 전국과 플레이트 전국은 백금(Pt), Ru, Ru02, Ir, Ir02중 어느 하나, 또는 이들을 조합하며 형성하는 것이 바람직하다.
- 따라서 본 발명에 의한 강유전 커패시터 및 미의 제조 방법은, 즉, 장벽층 촉벽에 형성된 스페이서 형태 의 잘화막과 스토리지 전국 사이에 형성된 산화막/질화막이 상기 장벽총의 산화를 이중으로 방지함으로써, 상기 장벽총은 후속 되는 열처리 공정시 스토리지 전국과 플러그의 구성 물질이 반응하는 것을 막기위한 본래의 막질 특성을 그대로 유지할 수 있다는 잇점이 있다.
- 이하, 첨부한 도면을 참조하며 본 발명을 상세히 설명한다.
- 도 3은 본 발명에 의한 강유전 커페시터를 나타낸다.
- 도면 참조 번호 51은 반도체 기판을, 53은 총간 절면총을, 54는 본력 홍읍, 55는 롭러그룹, 57은 장벽총 (barrier layer)을, 59는 스토리지 전국을, 61은 잘화막을, 63은 산화막을, 65는 유전막을, 67은 플레이 트 전국을 각각 나타낸다.
- 그 구조를 살펴보면, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(51)상에 형성된 총간 절연홍(53), 상기 총간 절연홍(53)중 상기 트랜지스터의 소오스 영역이 노출되도록 패터님되어 형성된 콘택홀(54), 상 기 콘택 홍(54) 내부가 도전 물질로 메워짐으로써 형성된 플러그(plus, 55), 상기 률러그(55) 상에 형성 된 장벽홍(57)과 스토리지 전국(59), 상기 스토리지 전국(59)/장벽홍(57), 축벽과 상기 스토리지 전국 (59)/장벽홍(57)를 사미에 형성된 결화막(61), 상기 스토리지 전국(59)를 사미에서 리세스된 형태로 형성 된 산화막(63), 교유전 물질을 사용하며 상기 스토리지 전국(59)을 감싸는 형태로 형성된 유전막(65), 상 기 유전막(65) 성에 형성된 플레이트 전국(67)홍 구비한다.
- 상기 질화막(61)은 상기 스토리지 전극(59) 측벽에서 스페이서 형태를 한다.
- 상기 클러그(55)의 구성 물질은 불순률이 도핑된 다결정 실리콘, 텅스텐(♥), 때, ♥Si중 어느 하나이고, 상기 유전막(65)의 구성 률질은 (BaSr)TiO3, Pb(Zr,TI)O3, SrBi2Ta2O9, SrBi2TaNDO9, Bi4Tl3012 등 중에 서 어느 하나이고, 상기 산화막(63)은 SiO2, USB(Undoped Silicate Glass), SOG(Spin On Glass), 유동성 산화막(Flowable Oxide) 중에서 어느 하나이다.
- 상기 스토리지 전국(59)과 쥴레이트 전국(67)의 구성 뮬집은 백금(Pt), Ru, Ru02, Ir, Ir02중 어느 해나, 또는 이들의 조합이다.
- 상기 장벽총(57)은 상기 블러그(75)의 구성 물질이 상기 스토리지 전국(59)과 반응하는 것을 막는 역할을 하고 TiN, CoSi, Co, TiSiN, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, Ru02, Ir02 중 머느 하나, 또는 미틀

의 조합으로 구성된다.

- 상기 질화막(81)과 산화막(83)은 상기 장벽총(57)과 상기 유전막(65)을 격리시켜 상기 유전막(65)형성시 산소가 상기 장벽총(57)으로 확산하는 것을 받지하는 확산 방지막 역할을 수행한다.
- 즉, 상기 장벽층(57)이 산화되지 않아 상기 스토리지 전국(59)이 전기적으로 단락되는 현상이 나타나지 않는다.
- 도 4a 내지 도 4f는 본 발명에 의한 강유전 커피시터의 제조 방법을 설명하기 위해 도시한 단면도들이다.
- 도면 참조 번호 71은 반도체 기판을, 73은 총간 절면총을, 74는 콘택 홈윰, 75는 플러그를, 77은 장벽총 (barrier layer)을, 79는 스토리지 전국을, 81은 잘화막을, 83은 산화막을, 85는 유전막을, 97은 플레이 트 전국을 각각 나타낸다.
- 도 4a를 참조하면, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(71)상에 절면 물질을 증착한 후 상기 트랜지스터의 소오스 영역이 노출되도록 패터닝하여 콘택 홍(74) 및 총간 절면총(73)을 형성하는 공정, 상기 콘택 홍(74) 내부를 불순물이 도핑된 다결정 실리콘으로 메움으로써 플러그(미us, 75)를 형성하는 공정, 상기 플러그(万)가 형성된 반도체 기판(71) 상에 TiN와 백금(PC)을 처리로 중착하며 제 ! 물질총(후속 공정에서 장벽총(77)로 패터닝됨)과 제 2 물질총(후속 공정에서 소토리지 전국(79)으로 패터닝됨)을 형성하는 공정, 사진 식각 방법을 이용하여 상기 제 1/2 물질총이 상기 플러그(75)와 연결되도록 패터닝하여 장벽총(77)과 스토리지 전국(79)을 형성하는 공정을 처래로 진행한다.
- 상기 튤러그(75)는 상기 콘택 홀(74)이 형성된 반도체 기판(71) 전면에 탈순률이 도핑된 다결정 실리콘율 중착한 후 상기 흥간 절연층(73)이 드러날 때까지 에치맥(etch back) 또는 화학기계적 연마(CMP)함으로써 형성되는데, 그 구성 물질로는 불순물이 도핑된 다결정 실리콘 외에 텅스텐(W), WH 또는 WSI를 사용할 수 있다.
- 상기 스토리지 전국(79)의 구성 물질은 백금(Pt)미외에 Ru, Ru02, Ir, Ir02의 단일 물질 또는 미듈의 조합물을 사용할 수 있다.
- 상기 장벽총(77)은 이후 후속되는 고온 열처리 공정시 상기 플러그(75)의 구성 물질이 상기 스토리지 전 극(79)의 구성 물질과 반응하는 것을 방지하는 역할을 하고, 그 구성 물질로는 TiN 외에 CoSi, Co, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, Ru02, Ir02의 단일 물질 또는 미들의 조합물을 사용할 수 있다.
- 도 46를 참조하면, 상기 스토리지 전국(79)이 형성된 반도체 기판(71) 상에 질화막(81)을 형성한다.
- 상기 질화막(81)은 SIN을 사용하며 저압 화학기상 증착(Low Pressure CVD), 상압 화학기상 증착 (Atmosphere Pressure CVD) 또는 플라즈마 화학기상 증착(Plasma-Enhenced CVD) 방법으로 형성한다
- 도 4c를 참조하면, 상기 질회막(81)이 형성된 반도체 기판(71) 전면에 산화막(83)을 형성한다.
- 상기 산화막(83)은 단차 도포성(step coverage)이 좋은 물질, 예컨대 SiO2를 사용하여 형성하는데, 이외에 USG(Undoped Silicate Glass), SOG(Spin On Glass) 또는 유통성산화막(Flowable Oxide)를 사용하여 형성할 수 있다.
- 도 4d를 참조하면, 상기 스토리지 전국(79) 사이에 리세스(recess)된 산화막(83a)을 형성한다.
- 상기 리세스된 산화막(83a)은 상기 잘화막(81)과 상기 산화막(83)과의 식각 선택비를 미용하여 상기 산화막(83)중 상기 스토리지 전국(79) 사이의 소정 부분만 남겨지도록 식각함으로써 형성된다.
- 도 4e를 참조하면, 상기 질화막(81)을 식각하며 상기 스토리지 전국(79) 측벽에는 스페이서 형태를 한 질화막(81a)을 형성한다.
- 상기 질화막(81a)과 산화막(83a)은 미후 후속되는 유전막 형성 공정시 산소가 상기 장벽총(57)으로 확산하는 것을 방지하는 확산 방지막 역할을 한다. 상기 도 4d 및 도 4e의 공정은 다른 실시예, 즉 상기 질화막(81)이 드러날 때까지 상기 산화막을 화학기계적연마(여만)한 후, 산화막과 질화막의 식각 선택비를 미용하며 남아있는 산화막과 질화막(81)을 적당하게 식각함으로써 상기 도 4e의 결과를 얻을 수 있다.
- 도 41를 참조하면, 상기 스토리지 전극(79)이 형성된 반도체 기판(71) 상에 강유전 물질 및 도전 물질을 증착하여 유전막(85) 및 플레이트 전극(87)를 형성한다.
- 상기 유진막(85)은 (8aSr)TiO3(이하 BST라 청합)를 사용하여 산소 분위기에서 스퍼터링(sputtering) 또는 화한기상증확(DVD) 방법으로 형성하고, 그 구성 물질로는 BST를 포한하는 BST계열 미외에 STD계열, SrBi2Ta209, SrBi2TaNb09, Bi4Ti3012 등의 BTO, BT계열 Pb(Zr,Ti)O3의 PZT계열, PLZT계열을 사용하여 형 정말 수 있다.
- 이때 상기 장벽총(77)은 상기 절화막(81a)과 산화막(83a)으로 가려져 산소 분위기에 노출되지 않으므로 산소는 상기 장벽총(77)에 확산되지 않는다.
- 따라서, 상기 장벽총(77)이 산화되는 현상, 예컨대 상기 장벽총(77)의 구성 물질인 TINOI 산화하여 TiO2 를 형성하는 현상이 나타나지 않으므로 상기 스토리지 전국(79)이 전기적으로 단락되지 않는다.
- 본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

484 S4

이상, 설명된 바와 같이 본 발명에 의한 강유전 커패시터 및 이의 제조 방법은, 장벽총 측벽에 형성된 스 페이서 형태의 질화막과 스토리지 전극 사이에 형성된 산화막/질화막미 상기 장벽총의 산화를 미중으로 방지함으로써, 상기 장벽총은 후속 되는 열쳐리 공정시 스토리지 전극과 플러그의 구성 물질이 반응하는 것을 막기위한 본래의 막질 특성을 그대로 유지할 수 있다는 잇점이 있다.

(9) 원구의 범위

청구항 1

트랜지스터가 형성된 반도체 기판;

- 상기 반도체 기판 상에 형성된 총간 절면총;
- 상기 총간 절연총중 상기 트랜지스터의 소오스 영역이 노출되도록 패터닝되어 형성된 콘택홀;
- 상기 콘택 홑 내부가 도전 물질로 메워짐으로써 형성된 플러그(plug);
- 상기 플러그 상에 형성된 장벽층과 스토리지 전국;
- 상기 스토리지 전극/장벽층 축벽과 상기 스토리지 전극/장벽층들 사이에 형성된 질화막;
- 상기 스토리지 전국들 사이에서 리세스된 형태로 형성된 산화막;
- 고유전 물질을 사용하여 삼기 스토리지 전국을 감싸는 형태로 형성된 유전막; 및
- 상기 유전막 상에 형성된 플레이트 전극을 구비하는 것을 특징으로하는 강유전 커패시터(Ferroelectric Capacitor).

청구함 2

제 1 항에 있어서, 상기 플러그의 구성 물질은 불순물이 도핑된 다결정 실리콘, 텅스텐(♥). WN, WSi중 어느 하나인 것을 특징으로 하는 강유전 커피시터.

원구하 3

제 1 항에 있어서, 상기 장벽층의 구성 물질은 TiN, CoSi, Co, TiSiN, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, RuO2, IrO2 중 어느 하나인 것을 특징으로 하는 강유전 커페시터.

청구항 4

제 3 항에 있어서, 상기 장벽총의 구성 물질은 상기 물질들의 조합인 것을 특징으로 하는 강유전 커패시 터.

청구항 5

제 1 항에 있어서, 상기 스토리지 전극과 플레이트 전극의 구성 물질은 백금(Pt), Ru, Ru02, Ir, Ir02중 어느 하나인 것을 특징으로 하는 강유전 커패시터.

청구한 B

제 5 항에 있어서, 상기 스토리지 전국과 플레이트 전국의 구성 물질은 상기 물질들의 조합인 것을 특징으로 하는 강유전 커패시터.

월구한 7

재 I 항에 있어서, 상기 유전막의 구성 물질은 (BaSr)TiO3,의 BST계열, STO계열, Pb(Zr,Ti)O3의 PZT계열, SrBi2TaNbO9, Bi4Ti3O12 등의 BTO, BT계열 중에서 어느 하나인 것을 특징으로 하는 강유전 커페시터

청구항 8

제 1 항에 있어서, 상기 산화막은 SiO2, USB(Undoped Silicate Blass), SOB(Spin On Blass), 유통성산화막(Flowable Oxide) 중에서 어느 하나인 것을 특징으로 하는 강유진 커패시터.

청구항 9

트랜지스터가 형성된 반도체 기판상에 총간 절연총을 형성하는 제 1 단계;

- 상기 트랜지스터의 소오스 영역이 노출되도록 상기 총간 절연총을 패터닝하는 제 2 단계;
- 상기 콘택 홉 내부를 도전 물질로 메움으로써 플러그(plus)를 형성하는 제 3 단계;
- 상기 플러그가 형성된 반도체 기판 상에 금속들을 차례로 중착한 후 상기 플러그와 연결되는 형태로 패터 닝함으로써 스토리지 전국/장벽용을 형성하는 제 4 단계:
- 상기 반도체 기판 상에 형성된 결과물의 구조를따라 잘화막을 형성하는 제 5 단계:
- 상기 질화막이 형성된 반도체 기판 전면에 산화막을 형성하는 제 6 단계;
- 상기 스토리지 전국의 측벽에는 집화막 스페이서를, 삼기 스토리지 전국 사이에는 리세스(recess)된 산화막을 형성하는 제 7 단계:
- 상기 스토리지 전극이 형성된 반도체 기판 상에 강유전 물질과 도전 물질을 차례로 중착하며 플레이트 전 국/유전막을 형성하는 제 8 단계를 포함하는 것을 특징으로하는 강유전 커패시터(Ferroelectric Capacitor)의 제조 방법.

청구항 10

제 9 항에 있어서, 상기 제 7 단계는

상기 산화막을 식각하며 상기 스토리지 전국 사이에 리세스된 산화막을 형성하는 단계:및

상기 질화막을 식각하여 상기 스토리지 전국 측벽에 질화막 스페이서를 형성하는 단계로 이루어지는 것을 특징으로 하는 강유전 커패시터의 제조 방법.

청구한 11

제 9 항에 있어서, 상기 제 7 단계는

상기 질화막이 드러날 때까지 상기 산화막을 화학기계적연마(CMP)하는 단계;및

상기 산화막과 질화막을 식각하여 상기 스토리지 전국의 측벽에는 질화막 스페이서를, 상기 스토리지 전국 사이에는 리세소(recess)된 산화막을 형성하는 단계로 미루머지는 것을 특징으로하는 강유전 커페시터의 제조 방법.

청구항 12

제 9 항에 있어서, 상기 플러그는 불순물이 도핑된 다결정 실리콘, 텅스텐(♥). 때, WSi중 머느 하나를 사용하여 형성하는 것을 특징으로 하는 강유전 커패시터의 제조 방법.

청구한 13

재 9 항에 있어서, 상기 장벽총은 TiN, CoSi, Co, TiSiN, TaSiN, TaSi, TiSi, Ta, TaN, Ir, Ru, RuO2, IrO2 중 어느 하나를 사용하여 형성하는 것을 특징으로 하는 강유전 커페시터의 제조 방법.

청구한 14

제 13 항에 있어서, 상기 장벽층은 상기 물질들을 조합하여 형성하는 것을 특징으로 하는 강유전 커패시 터의 제조 방법.

청구한 15

재 9 할에 있어서, 상기 스토리지 전국과 플레이트 전국은 백금(Pt), Ru, Ru02, Ir, Ir02중 머느 하나를 사용하여 형성하는 것을 특징으로 하는 강유전 커패시터의 제조 방법.

워그하 16

제 15 항에 있어서, 상기 스토리지 전국과 플레이트 전국은 상기 물질들을 조합하여 형성하는 것을 특징으로 하는 강유전 커패시터의 제조 방법.

청구항 17


제 9 할에 있어서, 상기 유전막의 구성 물질은 (BaSr)TiO3,의 BST계열, STO계열, Pb(Zr,Ti)O3의 PZT계열, SrBi2TaNbO9, Bi4Ti3O12 등의 BTO, BT계열 중에서 어느 하나인 것을 특징으로 하는 강유전 커피시터의 제조 방법.

청구합 18


제 9 항에 있어서, 상기 산화막은 SiO2, USG(Undoped Silicate Glass), SOG(Spin On Glass), 유통성산화 막(Floweble Oxide) 중에서 어느 하나인 것을 특징으로 하는 강유전 커패시터의 제조 방법.

ÇN


⊊Ø1









<u><u> E</u> E 13</u>



*⊊ 244*8




⊊*BIA*b




8-7


5 B140




⊊ B!4d



*도24*a



5.04i



8-8